CÔNG NGHỆ MESFET

1. Phân loại MESFET

Có hai loại tranzito MESFET:

  • E. MESFET: Đó là tranzito có kẽnh làm giàu, được dùng nhiều trong các mạch số.
  • D. MESFET là tranzito trường có kênh làm nghèo (depletion); được sử dụng chủ yếu trong các mạch tương tự.

– Cả hai cách chế tạo cũng gần giống nhau (hình 1.1). Trên một đê’ gần như cách điện có trục tinh thể [1.0.0] với mật độ sai hỏng mạng từ 104 đến 105/cm3. Đế pha tạp indi có độ sai hỏng mạng cũng rất thấp,(102/cm3). Sự sai hỏng mạng sẽ gây nên sự bất đồng nhất về thế ngưỡng (VT). Sự pha tạp đế được thực hiện nhờ phương pháp cấy ion tạp chất, vì vây mức độ pha tạp được kiểm tra với độ chính xác cao và rất đồng nhất trên toàn bộ thể tích. Sau đó người ta tạo các miền cực gốc và cực dẫn cũng bằng việc cấy ion. Các vùng này được pha tạp mạnh để giảm điện trở của kênh của tranzito.

Tiếp xúc ômíc được thực hiện nhờ các lớp Au-Ge-Ni ngưng đọng dưới dạng hơi kim loại bằng cách sơn lắng đọng. Dây nối của cực dẫn được làm bằng các lớp kim loại Au-Pt-Ti.

Để bảo vệ bề mặt hoạt động của GaAs người ta phủ trên đó một lớp Si3N4 bằng phương pháp lắng đọng hóa học.

Mặt sau của đế được đánh bóng và mài sao cho còn độ dầy khoảng l00μm, sail đó mạ một lớp vàng dầy khoảng 5μm.

Sự phân cách giữa các khối mạch với nhau được thực hiện nhờ sự quang khắc tổng thể,

Hình 1.1. Sơ đổ nguyên tắc củạ D.MESFET a); E.MESFET (b) và cẩu tạo thực tế cửa một MESFET R.T.C.(c).

2. Cấu trúc BFL (Buffered Fet Logic)

Trong cấu trúc này, người ta sử dụng các tranzito D.MESFET như trên hình 1.2. Bộ đảo cơ sở chứa 4 tranzito (T2 – T4) và chức năng OR – NOT thu được nhờ bổ sung thêm các tranzito mắc song sóng với Tị.

Tranzito có cửa kép (T5) cho phép thực hiện chức năng AND. Các chức năng logic được thực hiên trên tầng đầu tiên, còn tầng thứ hai (T3-T4) thực hiện quá trình chuyển mức. Với VT =-lV và VB = 0,7V thì độ lệch logic từ 0,6 và 1 ,5V.

Cấu trúc này có nhược điểm là cần hai thế nuôi: vss = -1,5V và V = +2V và tích số giữa vận tốc hoạt động với công suất tiêu thụ còn cao: 0,3 đến 1,5 . Tuy nhiên, nó cũng có nhiều ưu điểm như:

  • Hệ số tải lối ra về dòng không đổi không hạn chế
  • Thời gian truyền rất ngắn (l00ps).
  • Công nghệ chế tạo đơn giản
Hình 1.2. Cấu trúc cùa bộ đảo BFL (FET logic).

3. Cấu trúc SDFL (Schottky Doide FET Logic).

Hoàn toàn giống nhự cấu trúc BFL, nhưng cái khác ở đây là phép đảo được thực hiện bởi các tranzito Tị và T2 (hình 1.3), còn các chức năng logic được thực hiện nhờ các diô’t Schottky. Vì vậy, cấu trúc này có tru điểm là hoạt động nhanh hơn (60 đến l00ps) và mật độ tích hợp cao vì điốt chiếm ít diện tích. Tuy nhiên nhược điểm lậ hệ số tải lối ra không cao và thời gian truyền phụ thuộc vào hệ số tải lối ra.

Hình 1.3 cấu trúc SDFL

4. Cấu trúc DCFL (Direct Coupled Fet Logic)

Trong cấu trúc này sử dụng các tranzito E.MESFET vì vậy nó chỉ cần một thế nuôi: VĐ = +1,5V. Thế ngưỡng VT nằm giữa 0 vậ 0,3V, vì VB = 0,7 đến 0,8V, nên sự khác nhau giữa các mức logic bị giới hạn ở mức 0,5 V như trên hình 1.4.

Cấu trúc cơ sở nhân sơ đồ của NMOS. Các tranzito T1 – T3 được tích điện nhờ tranzito T2 kênh làm nghèo. Các mức lối vào và ra thì tương hợp với nhau, vì vậy không cần phải mắc thêm tầng chuyển mức. Ưu điểm của cấu trúc này là:

  • Tích số vận tốc và tiêu thụ rất tốt: < 0,1 pj.
  • Mật độ tích hợp cao.
hình 1.4 cấu trúc DCFL
  • Hoạt động rất nhanh: 80 đến 120ps.
  • Công suất tiêu thụ trên cổng nhỏ: 0,05 đến 0,5 mW.

Nhược điểm là:

  • Công nghệ tinh vi để định được chính xác giá trị thế ngưỡng và các điện trở tiếp xúc.
  • Thời gian truyền phụ thuộc rất nhiều vào tải lối ra.

5. Cấu trúc CML (Common Mode Logie)

Cấu trúc này còn được gọi là cấu trúc SCFL (Source Coupled FET Logic), tương tự như cấu trúc ECL của silic với thế nuôi vss = -5V. Trong cấụ trúc này sử dụng các E.MESFET nên tiêu thụ nhỏ, chỉ cỡ từ lmW đến 10mW. Thế ngưỡng VT nằm trong khoảng từ 0 đến 0,3V: Sự khác nhau giữa các mức logic chỉ 0,5 đến 0,8 V (hình 1.5).

Cấu trúc này được sử dụng để làm:

  • Các máy phát xung nhịp đến tần số 13GHz cho các mạch nhanh và phức tạp; để làm các bộ dồn kênh lưu lượng caò; để tổng hợp tần số; làm các bộ chia có thế lập trình.
  • Các mạch tính số học và các mạng cổng logic; các bộ nhân song song ALU đến 16 bít.
  • Các bộ nhớ SRAM cho các carte nhớ của các máy tính lớn.                                !

Các bộ chuyển đổi A/Đ và D/A có độ phân giải cao và tần sô’ lấy mẫu cỡ GHz chơ các dao động ký, trong viễn thông, trong xử lý tín hiệu thời gian thực các tiếng vọng của rada.

hình 1.5 cấu trúc CML

Trả lời

Email của bạn sẽ không được hiển thị công khai. Các trường bắt buộc được đánh dấu *